צדוק גל על התפקיד אנו מחפשים מהנדס/ת FPGA מיומן/ת ובעל/ת תשוקה למקצוע, להשתלבות בחטיבה טכנולוגית מתקדמת ומובילה. בתפקיד זה תמלאו חלק מרכזי בתכנון, פיתוח, סימולציה והטמעה של מערכות מורכבות, בעלות ביצועים גבוהים וקריטיות למשימה (Mission-Critical). תיקחו חלק ישיר בפיתוח פתרונות מהדור הבא, הנותנים מענה לאתגרים טכנולוגיים מורכבים בזמן אמת. תעבדו בסביבה דינמית ומהירה ובשיתוף פעולה הדוק עם צוותים רב-תחומיים – הכוללים מהנדסי חומרה, תוכנה, וריפיקציה ומערכת – ותובילו פרויקטים מתקדמים החל משלב הרעיון ועד לייצור ופריסה בשטח. תחומי אחריות מרכזיים הובלת תהליכי תכנון ופיתוח מקצה לקצה (End-to-End) של ארכיטקטורות FPGA מורכבות ורכיבי לוגיקה דיגיטלית. כתיבת קוד RTL איכותי, יעיל וקריא. פיתוח סביבות בדיקה מובנות (Testbenches) וביצוע סימולציות מקיפות להבטחת תקינות הפיתוח. ביצוע ניתוח זמנים סטטי (STA), הגדרת אילוצי זמנים והגעה מושכלת לסגירת זמנים (Timing Closure). אינטגרציה מעשית (Hands-on) במעבדה, בדיקות ודיבאג באמצעות ציוד מעבדה מתקדם וכלי ניפוי שגיאות מובנים. קידום שיפורים מתמידים על ידי אוטומציה של תהליכי תכנון, בדיקות ותהליכי בנייה (Build). דרישות התפקיד השכלה: תואר ראשון בהנדסת חשמל, הנדסת מחשבים, הנדסת אלקטרוניקה או דיסציפלינה טכנית רלוונטית אחרת. ניסיון: לפחות 5 שנות ניסיון מעשי ומוכח בתכנון ופיתוח FPGA. שליטה ב-HDL: שליטה גבוהה ב-VHDL ו/או Verilog עבור תכנון RTL. מומחיות בכלי פיתוח: ניסיון מוכח עם לפחות אחת מסביבות העבודה של יצרניות ה-FPGA הגדולות: Xilinx/AMD (Vivado, Vitis, ISE) או Intel/Altera (Quartus Prime, Platform Designer). מיומנויות סימולציה: ניסיון מוכח בעבודה עם כלי סימולציה כגון ModelSim או Questa. ניתוח זמנים (Timing Analysis): הבנה מוצקה של ניתוח זמנים סטטי (STA), אילוצי זמנים (SDC/XDC) ומעברי תחומי שעון (CDC). יסודות התכנון הדיגיטלי: בסיס חזק בתכנון לוגיקה דיגיטלית, תכנון מכונות מצבים (FSM), Pipeline, ארכיטקטורות DSP ואופטימיזציה של משאבי FPGA. מיומנויות דיבאג (Debug): שליטה בכלי דיבאג מובנים של FPGA (כמו ILA/ChipScope, SignalTap) ובעבודה עם ציוד מעבדה. סקריפטים ואוטומציה: זיקה או ניסיון בשפות סקריפט (Python, Tcl או Bash) לצורכי אוטומציה. יכולת מצוינת לניהול משימות מרובות ועמידה בלוחות זמנים צפופים בסביבה דינמית. תשוקה ללמידה מתמדת ולהישארות בחזית טכנולוגיית ה-FPGA ופיתוח מבוסס בינה מלאכותית (AI). על התפקיד אנו מחפשים מהנדס/ת FPGA מיומן/ת ובעל/ת תשוקה למקצוע, להשתלבות בחטיבה טכנולוגית מתקדמת ומובילה. בתפקיד זה תמלאו חלק מרכזי בתכנון, פיתוח, סימולציה והטמעה של מערכות מורכבות, בעלות ביצועים גבוהים וקריטיות למשימה (Mission-Critical). תיקחו חלק ישיר בפיתוח פתרונות מהדור הבא, הנותנים מענה לאתגרים טכנולוגיים מורכבים בזמן אמת. תעבדו בסביבה דינמית ומהירה ובשיתוף פעולה הדוק עם צוותים רב-תחומיים – הכוללים מהנדסי חומרה, תוכנה, וריפיקציה ומערכת – ותובילו פרויקטים מתקדמים החל משלב הרעיון ועד לייצור ופריסה בשטח. תחומי אחריות מרכזיים הובלת תהליכי תכנון ופיתוח מקצה לקצה (End-to-End) של ארכיטקטורות FPGA מורכבות ורכיבי לוגיקה דיגיטלית. כתיבת קוד RTL איכותי, יעיל וקריא. פיתוח סביבות בדיקה מובנות (Testbenches) וביצוע סימולציות מקיפות להבטחת תקינות הפיתוח. ביצוע ניתוח זמנים סטטי (STA), הגדרת אילוצי זמנים והגעה מושכלת לסגירת זמנים (Timing Closure). אינטגרציה מעשית (Hands-on) במעבדה, בדיקות ודיבאג באמצעות ציוד מעבדה מתקדם וכלי ניפוי שגיאות מובנים. קידום שיפורים מתמידים על ידי אוטומציה של תהליכי תכנון, בדיקות ותהליכי בנייה (Build). דרישות התפקיד השכלה: תואר ראשון בהנדסת חשמל, הנדסת מחשבים, הנדסת אלקטרוניקה או דיסציפלינה טכנית רלוונטית אחרת. ניסיון: לפחות 5 שנות ניסיון מעשי ומוכח בתכנון ופיתוח FPGA. שליטה ב-HDL: שליטה גבוהה ב-VHDL ו/או Verilog עבור תכנון RTL. מומחיות בכלי פיתוח: ניסיון מוכח עם לפחות אחת מסביבות העבודה של יצרניות ה-FPGA הגדולות: Xilinx/AMD (Vivado, Vitis, ISE) או Intel/Altera (Quartus Prime, Platform Designer). מיומנויות סימולציה: ניסיון מוכח בעבודה עם כלי סימולציה כגון ModelSim או Questa. ניתוח זמנים (Timing Analysis): הבנה מוצקה של ניתוח זמנים סטטי (STA), אילוצי זמנים (SDC/XDC) ומעברי תחומי שעון (CDC). יסודות התכנון הדיגיטלי: בסיס חזק בתכנון לוגיקה דיגיטלית, תכנון מכונות מצבים (FSM), Pipeline, ארכיטקטורות DSP ואופטימיזציה של משאבי FPGA. מיומנויות דיבאג (Debug): שליטה בכלי דיבאג מובנים של FPGA (כמו ILA/ChipScope, SignalTap) ובעבודה עם ציוד מעבדה. סקריפטים ואוטומציה: זיקה או ניסיון בשפות סקריפט (Python, Tcl או Bash) לצורכי אוטומציה. יכולת מצוינת לניהול משימות מרובות ועמידה בלוחות זמנים צפופים בסביבה דינמית. תשוקה ללמידה מתמדת ולהישארות בחזית טכנולוגיית ה-FPGA ופיתוח מבוסס בינה מלאכותית (AI).