לחברה ביטחונית וטכנולוגית מובילה בחולון דרוש/ה מהנדס/ת Verification מנוסה להצטרפות לצוות מקצועי העוסק בפרויקטים טכנולוגיים מתקדמים בתחומי FPGA, עיבוד אות ו-Controllers.
במסגרת התפקיד:
• הגדרה, ארכיטקטורה ופיתוח של סביבות Verification במתודולוגיית UVM • ביצוע Verification לתכנוני FPGA מרמת Block ועד Full-Chip • כתיבת Test Plans, פיתוח תרחישי בדיקה וביצוע Coverage Closure • ביצוע RTL Debugging ברמת Block וברמת System • עבודה צמודה עם צוותי פיתוח FPGA, מהנדסי מערכת וצוותי אלגוריתמים • עבודה בסביבת Linux וכתיבת סקריפטים לצורכי אוטומציה
דרישות התפקיד:
• תואר ראשון בהנדסת חשמל, הנדסת אלקטרוניקה או מדעי המחשב – חובה • לפחות 5 שנות ניסיון ב-Verification של FPGA או ASIC – חובה • ניסיון מעשי ב-SystemVerilog ובמתודולוגיית UVM – חובה • ניסיון בפיתוח סביבות Verification ברמת Block וברמת Full-Chip • ניסיון בכתיבת Test Plans ובעבודה עד שלב ה-Coverage • ניסיון ב-RTL Debugging ברמת Block ועד System Level • ניסיון בעבודה עם כלי סימולציה – ניסיון ב-Questa Simulator מהווה יתרון • ניסיון בכתיבת סקריפטים ב-Python, TCL, Bash או Csh • ניסיון בעבודה בסביבת Linux • אנגלית טכנית ברמה טובה מאוד • יכולות אנליטיות גבוהות ויכולת עבודה עצמאית ובצוות מולטי-דיסציפלינרי
אנחנו מכבדים את פרטיותך
אנחנו משתמשים בעוגיות כדי לשפר את חוויית הגלישה, להציג פרסומות או תוכן מותאמים ולנתח את התנועה באתר. בלחיצה על "אשר הכול" אתה מסכים לשימוש בעוגיות.
העדפות פרטיות
אנחנו משתמשים בעוגיות כדי לאפשר תפקוד בסיסי ולבצע פונקציות מסוימות. כאן ניתן לנהל כל קטגוריה.
